## PATENT APPLICATION

Sheet 1 of 1

LI	ST O		UBLICATIONS FOR		ATTY. DOCKET NO.  200208229-1  APPLICANT		APPLICATION NO	CONFIRMA	ATION N	
Al	PPLIC	ANȚ'S INFORMAT STATE	ION DISCLOSURE EMENT	٠	Richard L. Hilton et al.					
(Use several sheets if necessary)					FILING DATE		GROUP			
REFERE	NÇE	DESIGNATION	U.S. PA	ATEN	T DOCUMENTS		<del></del>	· · · · · · · · · · · · · · · · · · ·	<del></del>	
EXAMINER INITIAL		DOCUMENT NUMBER	PUBLICATION DATE		NAME		Pages, Columns, Lines Where Relevant Passages or Figures Appear			
(1)	1A	6,169,686B1	Jan. 2, 2001	Brug et al.					<del></del> _	
(d)	<del> </del>	6,259,644B1	Jul. 10, 2001	Tra	Tran et al.					
<u>(1)</u>	<del> </del>	6,567,297 B2	May 20, 2003	R.	R. Jacob Baker		· · · · · · · · · · · · · · · · · · ·	<del></del>	<del></del>	
<u>(V)</u>	<del> </del>	2002/0101758	Aug. 1, 2002	+	R. Jacob Baker					
(A)	<b>├</b> -	2003/0039162	Feb. 27, 2003	-	Jacob Baker		<del></del>	<del></del>	<del></del> ·	
VII	1F			+-			· · · · · · · · · · · · · · · · · · ·	<del></del>	<del></del>	
<del></del>	1G	· · · · · · · · · · · · · · · · · · ·	<del> </del>	+-		$\dashv$		· · · · · · · · · · · · · · · · · · ·		
	1H	· · · · · · · · · · · · · · · · · · ·		+	<del></del>				<del> </del>	
	11	· · · · · · · · · · · · · · · · · · ·								
	<u> </u>	<del></del>					<del></del>	<del></del>	<del></del>	
	1J				· ·		· ·	·	<del></del>	
	1K						· · · · · · · · · · · · · · · · · · ·			
		DOCUMENT NUMBER	PUBLICATION DATE	N	AME OF PATENTEE OR APPLICANT	Rele	Pages/Columns/Li evant Passages/Fi	nes Where gures Appear	Translati attache	
	1L.									
	1M									
	1N									
	10							· · · · · · · · · · · · · · · · · · ·		
	1P					7		·	1	
· ·	·	OTHER REF	ERENCES (including	ng Au	ithor, Title, Date, Po	ertine	nt Pages, etc	.)	<del> </del>	
40	10	"Nonvolatile RAM based on Magnetic Tunnel Junction Elements" by M. Durlam et al. 2000 IEEE International Solid-State Circuits Conference 07803-5853-8/00, Motorola Labs, Physical Sciences Research Labs, Tempe, AZ, Section TA 7.3								
<b>M</b>	1 F	"A 10ns Read and Write Non-volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell" by Roy Scheuerlein et al. 2000 IEEE International Solid-State Circuits Conference 07803-5853-8/00, IBM Research Almaden Research Center, San Jose, CA, Section TA 7.2								
CrÓ	15	Offset Comp al., IEE Jurnal	"Offset Compensating Bit-Line Sensing Scheme for High Density DRAM's" by Yohi Watanabe et al., IEE Jurnal of Solid-State Circuits, Vol. 29, No. 1, January 1994.							
<del></del>		<del> </del>			·		<del> </del>	<del></del>	· ·	
EXAM		~			DATE CONSIDER		- ( - (			
	9	SON DINI	4		1 9/	125	104	•	•	